CLIPPEDIMAGE= JP405315552A

PAT-NO: JP405315552A

DOCUMENT-IDENTIFIER: JP 05315552 A

TITLE: SEMICONDUCTOR PROTECTIVE DEVICE

PUBN-DATE: November 26, 1993

INVENTOR-INFORMATION:

NAME

MURAKAMI, KOICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

N/A

NISSAN MOTOR CO LTD

APPL-NO: JP04121476 APPL-DATE: May 14, 1992

INT-CL (IPC): H01L027/06; H01L027/092

US-CL-CURRENT: 257/357,257/361

## ABSTRACT:

PURPOSE: To provide a semiconductor protective device of a structure, wherein a

parasitic device is effectively applied and surge resistance is improved.

CONSTITUTION: A thyristor 63 is constituted of a parasitic vertical bipolar

transistor 58 and a parasitic lateral bipolar transistor 60 and a circuit

formed by connecting a Zener diode 57 brought into a low breakdown strength

state to the thyristor 63 is inserted between a power terminal and an earth

terminal. When a surge is applied, the diode 57 is first broken down, whereby

the thyristor 63 is turned on and most of a surge current flows through the

path of the thyristor 63 and the path of a diode 17 or 18, which is a normal

input protective circuit. As a result, a semiconductor protective device

becomes stronger than a conventional semiconductor protective device against destruction.

COPYRIGHT: (C) 1993, JPO&Japio

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-315552

(43)公開日 平成5年(1993)11月26日


27/092 9170-4M	_
(21)出願番号 特願平4-121476 (71)出願人 000003997	Н
(21)出願番号 特顯平4-121476 (71)出願人 000003997	
Control of the contro	質の数1(全 9 頁)
日産自動車株式会社	
(22)出願日 平成 4年(1992) 5月14日 神奈川県横浜市神奈川區	区宝町 2 番地
(72)発明者 村上 浩一	7 chimar O 35 lub. II 37
神奈川県横浜市神奈川區 自動車株式会社内	X 宝 叫 Z 番 和 日 庄
(74)代理人 弁理士 中村 純之助	(外1名)
,	

## (54)【発明の名称】 半導体保護装置

# (57)【要約】

【目的】寄生デバイスを有効に活用してサージ耐量を向上させた半導体保護装置を提供する。

【構成】寄生縦型バイポーラトランジスタ58と寄生横型バイポーラトランジスタ60とでサイリスタ63を構成し、それに低耐圧化したツェナダイオード57を接続した回路を、電源端子と接地端子間に挿入した。サージが印加されると、まずツェナダイオード57がブレークダウンし、それによってサイリスタ63がターンオンし、サージ電流は大部分がサイリスタ63と通常の入力保護回路のダイオード17または18の経路に流れるため、破壊に対して従来よりも強くなる。



1

#### 【特許請求の範囲】

【請求項1】第1導電型の半導体基板の一主面に形成さ れた第2導電型のMOSトランジスタと、上記半導体基 板の一主面に形成された第2導電型の第1の領域表面に 形成された第1導電型のMOSトランジスタと、を備え たCMOS半導体装置において、

上記半導体基板をコレクタ、上記半導体基板の一主面に 形成された第2導電型の第2の領域をベース、上記第2 の領域表面に形成された第1導電型の第3の領域をエミ ッタとし、上記第2の領域と上記第3の領域とが接続さ 10 れ、かつ電源端子と接地端子間に接続された縦型バイポ ーラトランジスタと、

上記半導体基板をベース、上記第2の領域をコレクタ、 上記半導体基板の一主面に上記第2の領域に近接して形 成された第2導電型の第4の領域をエミッタとし、かつ 電源端子と接地端子間に接続された横型バイポーラトラ ンジスタと、

上記縦型バイポーラトランジスタのコレクタ:ベース間 もしくは上記横型バイポーラトランジスタのコレクタ: ベース間の少なくとも一方に設けられたツェナダイオー 20 ドと、を備え、

かつ、上記ツェナダイオードの耐圧を上記CMOSトラ ンジスタに寄生的に形成される各種デバイスの耐圧より も小さい値に設定したことを特徴とする半導体保護装 置。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、静電サージ等に対す る耐量を向上させた半導体保護装置に関する。

#### [0002]

【従来の技術】従来の半導体保護装置としては、例えば 図5および図6に示すようなものがある。図5は従来装 置の断面図、図6は入力保護回路および寄生デバイスの 等価回路図である。以下、図5および図6に基づいて従 来例の構造および動作を説明する。入力保護回路は、N 型基板 1 1 の表面に形成された第 1 の高濃度 P 型拡散領 域13と該N型基板11間に形成された電源側ダイオー ド17と、第1のP型ウェル12内に形成された第1の 高濃度N型拡散領域14と該P型ウェル12間に形成さ れた接地側ダイオード18とから成る。これらの入力保 40 護回路は、次段に接続される、Pウェル21表面に形成 されたNMOSトランジスタ20のゲート酸化膜26と N型基板11表面に形成されたPMOSトランジスタ3 0のゲート酸化膜35とを保護する。

【0003】また、この装置には、上記のNMOSトラ ンジスタ20およびPMOSトランジスタ30以外に各 種の寄生デバイスが形成されている。すなわち、NMO Sトランジスタ20のソース領域23、ドレイン領域2 4、基板コンタクト領域22をそれぞれエミッタ、コレ

ジスタ27と、NMOSトランジスタ20のソース領域 23、N型基板11、基板コンタクト領域22をそれぞ れエミッタ、コレクタ、ベースとする寄生縦型 (バーテ ィカル) NPNトランジスタ28と、PMOSトランジ スタ30のソース領域32、ドレイン領域31、基板コ ンタクト領域33をそれぞれエミッタ、コレクタ、ベー

スとする寄生横型PNPトランジスタ36等である。 【0004】図6は、上記のごとき寄生デバイスを含む

等価回路図である。以下、図6に基づいて従来装置の問

題点を説明する。入力端子-電源端子(Vdd)間に入力

端子からマイナス・サージが印加された場合、サージ電

流は電源側ダイオード17のブレークダウン電流として

電源側から入力側に流れる以外に、PMOSトランジス タ30を0Nさせ、寄生横型NPNトランジスタ27を ブレークダウンさせ、接地側ダイオード18を通って入 力側に流れる経路と、寄生横型NPNトランジスタ27 と同時にターンオンする寄生縦型NPNトランジスタ2 8から接地側ダイオード18を通って入力側に流れる経 路とを通って流れる。そして、これらの寄生横型NPN トランジスタ27および寄生縦型NPNトランジスタ2 8のエミッタ23は小サイズであり、しかもゲート電極 近傍の拡散層エッジに電流が集中しやすいため、破壊し やすいという問題点がある。また、入力端子-接地端子 (GND)間に入力からプラス・サージが印加された場 合、サージ電流は接地側ダイオード18のブレークダウ ン電流として入力側から接地側に流れる。同時にNMO Sトランジスタ20がONすることにより、入力側から 電源側ダイオード17を通ってブレークダウンした寄生 PNPトランジスタ36を経てNMOSトランジスタ2 30 0から接地側に流れる経路がある。しかし、寄生PNP トランジスタ36の耐圧は高いため、この経路を流れる 電流は接地側ダイオード18を通って流れる電流に比べ て無視できる。従って、サージ電流の大部分は接地側ダ イオード18のブレークダウン電流として流れるため、 接地側ダイオード18が破壊に到りやすいという問題が

【0005】次に、図7は従来の出力回路の断面図、図 8は図7の等価回路図である。図7の回路は、Pウェル 領域72の表面に形成された出力NMOSトランジスタ 77とN型基板71の表面に形成された出力PMOSト ランジスタ82とから成り、図5の入力回路の場合と同 様に、寄生横型NPNトランジスタ83、寄生縦型NP Nトランジスタ84、寄生横型PNPトランジスタ8 5、NMOSトランジスタ77の寄生ダイオード86、 PMOSトランジスタ82の寄生ダイオード87などの 各種寄生デバイスが形成される。図8は、上記のごとき 寄生デバイスを含む等価回路図である。以下、図8に基 づいて従来の出力回路の問題点について説明する。出力 端子-電源端子(Vdd)間に出力端子からマイナス・サ クタ、ベースとする寄生横型(ラテラル)NPNトラン 50 ージが印加された場合、サージ電流はPMOSトランジ

スタ82の寄生ダイオード87、すなわち寄生横型PNPトランジスタ85のブレークダウン電流として流れる。この際、寄生横型PNPトランジスタ85の耐圧は高く2次降服も起こさないため、電源から寄生縦型NPNトランジスタ84、NMOSトランジスタ77の寄生ダイオード86を通って流れる電流の経路はない。従って、高いサージ耐量を得ることが困難である、という問題がある。

## [0006]

【発明が解決しようとする課題】上記のように従来の半 10 導体保護装置においては、本来の保護回路に寄生する各種の寄生デバイスを有効に利用していないため、サージ 耐量を十分高くすることが困難であり、場合によっては寄生デバイスによってサージ耐量が下がることさえある、という問題があった。

【0007】本発明は上記のごとき従来技術の問題を解決するためにさなれたものであり、寄生デバイスを有効に活用してサージ耐量を向上させた半導体保護装置を提供することを目的とする。

#### [0008]

【課題を解決するための手段】上記の目的を達成するた め、本発明においては、特許請求の範囲に記載するよう に構成している。すなわち、本発明においては、半導体 基板をコレクタ、半導体基板の一主面に形成された第2 導電型の第2の領域をベース、第2の領域表面に形成さ れた第1導電型の第3の領域をエミッタとし、上記第2 の領域と上記第3の領域とが接続され、かつ電源端子と 接地端子間に接続された縦型バイポーラトランジスタ と、半導体基板をベース、第2の領域をコレクタ、半導 体基板の一主面に上記第2の領域に近接して形成された 30 第2導電型の第4の領域をエミッタとし、かつ電源端子 と接地端子間に接続された横型バイポーラトランジスタ と、上記縦型バイポーラトランジスタのコレクタ:ベー ス間もしくは上記横型バイポーラトランジスタのコレク タ:ベース間の少なくとも一方に設けられたツェナダイ オードと、を備え、かつ、上記ツェナダイオードの耐圧 をCMOSトランジスタに寄生的に形成される各種デバ イスの耐圧よりも小さい値に設定したものである。

#### [0009]

【作用】本発明においては、上記の縦型バイポーラトラ 40 ンジスタと横型バイボーラトランジスタとでサイリスタ を構成し、それに低耐圧化したツェナダイオードを接続 した回路を、電源端子と接地端子間に挿入したものであ る。したがって、サージが印加されると、まずツェナダ イオードがブレークダウンし、それによってサイリスタ がターンオンし、サージ電流は大部分がサイリスタと通 常の入力保護回路のダイオード(入力端子と電源端子ま たは接地端子間に挿入されたダイオード)の経路に流れ るため、破壊に対して従来よりも強くなる。

# [0010]

【実施例】図1は、本発明の一実施例の断面図、図2は 図1の構造を前記図5の装置に適用した場合の等価回路 図である。まず、構成を説明すると、N型基板51の表 面に形成されたPウェル領域52の表面に、接地された 高濃度N型拡散領域53とPウェルコンタクト領域54 とが形成されている。さらにN型基板51の表面および Pウェル領域52の表面に跨る形で、電源に接続された ツェナダイオード用の高濃度N型拡散領域55が形成さ れている。この高濃度N型拡散領域55のPウェル領域 52内での底部もしくは側部に高濃度のP型拡散領域5 6が形成されており、このP型拡散領域56と上記高濃 度N型拡散領域55とで電源に接続されたツェナダイオ ード57が形成されている。また、高濃度N型拡散領域 53をエミッタ、N型基板51をコレクタ、Pウェル領 域52をベースとする縦型NPNトランジスタ58が形 成されている。同様に、N型基板51の表面にPウェル 領域52と近接して形成された高濃度P型拡散領域59 をエミッタ、N型基板51をベース、Pウェル領域52 をコレクタとする横型PNPトランジスタ60が形成さ 20 れている。これら2つのトランジスタ58、60および ベース抵抗61、62とでサイリスタ63を構成してい る。これらの抵抗は、バイポーラトランジスタ58、6 0ひいてはこれらによって構成されたサイリスタ63を ターンオンしやすくするために形成したものである。 【0011】次に、図2に基づいて動作および効果を説 明する。まず、従来例で問題になった入力端子-電源端 子(Vdd)間に入力端子からマイナス・サージが印加さ れた場合について説明する。 ツェナダイオード57のブ レークダウン電圧を、他の各種ダイオード17、18や 各種寄生バイポーラトランジスタ27、36、28等の 耐圧よりも小さく設定しておけば、サージが印加される と、まずツェナダイオード57がブレークダウンする。 それと同時に縦型NPNトランジスタ58がターンオン し、その結果、横型PNPトランジスタ60がターンオ

と、まずツェナダイオード57がブレークダウンする。 それと同時に縦型NPNトランジスタ58がターンオンし、その結果、横型PNPトランジスタ60がターンオンする。すなわち、縦型NPNトランジスタ58と、横型PNPトランジスタ60から成るサイリスタ63がターンオンし、サージ電流は電源端子からサイリスタ63およびダイオード18を経て入力端子に流れる。また、サージ電流の大きさによっては、ダイオード17もしくは寄生バイポーラトランジスタ27、28に流れる場合あり得るが、大部分がサイリスタ63およびダイオード18の経路に流れるため、破壊に対して従来よりも強く

【0012】また入力端子-接地端子(GND)間に入り端子からプラス・サージが印加された場合、上記と同様に、ツェナダイオード57がブレークダウンしてサイリスタ63がターンオンするため、サージ電流の大部分は入力端子からダイオード17とサイリスタ63を経て、接地端子に流れ、やはり破壊に対して強くなる。

50 【0013】なお、出力端子から印加されるサージに関

なる。

しても上記の説明と同様の効果がある。また、今まで述べた以外の極性のサージに関しては、従来通りの保護回路構成で十分である。さらに、上記の図1に示す構造の効果は、入出力を問わず、しかも全端子に対して共通の効果をもたらすので、本発明による保護回路は一つのLSIについて最低一個設ければ良い。

5

【0014】次に、図3は、本発明の他の実施例の断面 図であり、図4はその等価回路図である。この実施例に おいては、N型基板71の表面に形成されたPウェル領 域72の表面に、接地された高濃度N型拡散領域73と 10 Pウェルコンタクト領域74とが形成され、さらにN型 基板71の表面にツェナダイオード用高濃度P型拡散領 域75が形成されている。この高濃度P型拡散領域75 の底部もしくは側部に高濃度のツェナダイオード用N型 拡散領域76が形成されており、この高濃度P型拡散領 域75とN型拡散領域76とでツェナダイオード77が 形成されている。また、高濃度N型拡散領域73をエミ ッタ、N型基板71をコレクタ、Pウェル領域72をベ ースとする縦型NPNトランジスタ78と、N型基板7 1の表面にPウェル領域72と近接して形成された高濃 20 度P型拡散領域79をエミッタ、N型基板71をベー ス、Pウェル領域72をコレクタとする横型PNPトラ ンジスタ80とが形成されている。これら2つのトラン ジスタ78、80でサイリスタ84を構成している。図 4の等価回路図においては、前記図2に示す第1実施例 の場合とツェナダイオード77の入っている位置は異な っているが、動作は同様である。また、これまでの説明 では、N型基板Pウェル構造の場合について述べてきた が、P型基板Nウェル構造の場合でも各拡散領域の不純 物の導電型を逆にしたり、電位の極性を逆にすれば同様 30 の作用、効果が得られる。

## [0015]

【発明の効果】以上説明してきたように、この発明によれば、電源端子-接地端子間に低耐圧化したツェナダイオードを持つサイリスタを設けるように構成したことにより、静電サージ等に対する破壊耐量を向上させること

が出来る、という効果が得られる。特に、設計性のある 入出力回路と異なり、内部回路に寄生的に形成される寄 生デバイスにおける破壊(すなわち耐量低下)を防ぐこ とができる、という効果が得られる。


# 【図面の簡単な説明】

- 【図1】本発明の一実施例の断面図。
- 【図2】図1の等価回路図。
- 【図3】本発明の他の実施例の断面図。
- 【図4】図3の等価回路図。
- ・ 【図5】従来装置の入力保護回路の一例の断面図。
  - 【図6】図5の等価回路図。
  - 【図7】従来装置の出力回路の一例の断面図。
  - 【図8】図7の等価回路図。

### 【符号の説明】

- 17…電源側ダイオード
- 18…接地側ダイオード
- 20…NMOSトランジスタ
- 27…寄生横型NPNトランジスタ
- 28…寄生縦型NPNトランジスタ
- 0 29…NMOSトランジスタの寄生ダイオード
  - 30…PMOSトランジスタ
  - 36…寄生横型PNPトランジスタ
  - 40…PMOSトランジスタの寄生ダイオード
  - 51…N型基板
  - 52…P型ウェル領域
  - 53…高濃度P型拡散領域
  - 54…P型ウエルコンタクト領域
  - 55…ツェナダイオード用の高濃度N型拡散領域
  - 56…ツェナダイオード用のP型拡散領域
- 30 57…ツェナダイオード
  - 58…縦型NPNバイポーラトランジスタ
  - 59…高濃度P型拡散領域
  - 60…横型PNPトランジスタ
  - 61…NPNトランジスタのベース抵抗
  - 62…PNPトランジスタのベース抵抗
  - 63…サイリスタ

【図1】



51 --- N型基板

52--- PウIル領域

53---高濃度N型拡散領域

54--- PウIルコンタクト領域

55---ZD用高濃度N型拡散領域 56--- ZD用P型拡散領域

57---ZD

58--- バーティカルNPNトランジスタ


59 --- 高濃度P型拡散領域

60--- ラテラルPNPトランジスタ


61--- NPNTrバース抵抗

62--- PNPTrベース抵抗

【図2】



【図3】



71--- N型基板

73---高濃度N型拡散領域

77--- ZD ·

79--- 高濃度P型拡散領域

81--- NPNTrベース抵抗

83---N基板コンタクト領域

72---PウIル領域


74…Pウエルコンタクト領域

78---バーディカルNPNトランジスタ


80--- ラテラルPNPトランジスタ

82---PNPTrバース抵抗

【図4】



【図5】



11 ---- N 型基板

12--- 第1のP型ウエル

13 --- 第1の高濃度P型拡散領域 14 --- 第1の高濃度N型拡散領域

15 --- 第1のPウIルコンタクト領域 16 --- 第1のN型基板コンタクト領域

17--- 電源側ダイオード

18 - - - 接地側ダイオード

20--- NMOSトランジスタ

21 --- NMOSトランジスタ用 Pウエル

22--- NMOSトランシスタ基板コンタクト領域 23--- NMOSトランシスタソース領域

24--- NMOSトランジスタドレイン領域 25--- ゲート 雷極(NMOSトランジスタ)

26--- ゲート酸に膜(NMOSトランジスタ) 27--- 寄生ラテラル NPNトランシブスタ

28--- 寄生バーデャカルNPNトランジスタ 30--- PMOSトランジスタ

31--- PMOSトランジスタドレイン領域 32--- PMOSトランジスタソース領域

33--- PMOSIランジスタ基板コンタクト領域 34--- ゲート電極(PMOSIランジスタ)

35--- ゲート画象化 / (PMOSトランジスタ) 36--- 寄生ラテラ / LPNPトランジスタ


37--- 届問經綠膜

38--- 金属(Al)配線


39--- フィールド酸化膜

29--- NMOSトランジスタ寄生ダイオード 40--- PMOSトランジスタ寄生ダイオード

【図6】



【図7】



71 --- N型基板

72 --- Pウェル領域

73--- Pウエルコンタクト領域

74 --- 出カNMOSトランジスタソース領域

75--- 出カNMOSトランジスタトレイン領域 76--- ゲート 電極 (出カNMOSトランジスタ)

77--- 出カNMOSトランジスタ

78 --- N基板コンタクト領域

79--- 出カPMOSトランデスタソース領域 80--- 出カPMOSトランデスタドレイン領域

81 --- ゲート電極(出力PMOSトランシスタ)82--- 出力PMOSトランシンスタ

83--- 寄生ラテラルNPNトランジスタ

84--- 寄生バーティカルNPNトランジスタ

85--- 寄生ラテラルPNPトランジスタ 86--- NMOSトランジスタ寄生ダイオード

87--- PMOSトランジスタ寄生ダイオード

[図8]

